

02910.000116



PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:)
NAOTO ABE, ET AL.) : Examiner: Unassigned
Application No.: 10/767,733) : Group Art Unit: Unassigned
Filed: January 30, 2004) :
For: DRIVE CONTROL APPARATUS AND) April 6, 2004
DRIVE CONTROL METHOD FOR :
DISPLAY PANEL)

COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450


SUBMISSION OF PRIORITY DOCUMENT

Sir:

In support of Applicants' claim for priority under 35 U.S.C. § 119, enclosed is a certified copy of the following foreign application:

<u>APPLICATION NO.</u>	<u>COUNTRY</u>	<u>DATE</u>
2003-139501	Japan	May 16, 2003

Applicants' undersigned attorney may be reached in our Washington, D.C. office by telephone at (202) 530-1010. All correspondence should continue to be directed to our address given below.

Respectfully submitted,


Attorney for Applicants
Christopher Philip Wrist
Registration No. 32,078

FITZPATRICK, CELLA, HARPER & SCINTO
30 Rockefeller Plaza
New York, New York 10112-3801
Facsimile: (212) 218-2200

CPW:eyw

DC_MAIN 159178v1



JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: May 16, 2003

Application Number: JP 2003-139501

Applicant(s): CANON KABUSHIKI KAISHA

Dated this 14th day of January 2004

Commissioner,
Japan Patent Office

Yasuo IMAI (Seal)

Certificate Issuance No. 2003-3111275

Appln. No.: 10/769,733
Filed: January 30, 2004
Inv.: Naoto Abe, et al.
Title: Drive Control Apparatus And Drive Control
Method For Display Panel

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2003年 5月16日
Date of Application:

出願番号 特願2003-139501
Application Number:


[ST. 10/C] : [JP2003-139501]

出願人 キヤノン株式会社
Applicant(s):

2004年 1月14日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



【書類名】 特許願
【整理番号】 253286
【提出日】 平成15年 5月16日
【あて先】 特許庁長官 太田 信一郎 殿
【国際特許分類】 G09G 3/20
H03L 7/00
【発明の名称】 表示パネルの駆動制御装置及び駆動制御方法
【請求項の数】 16
【発明者】
【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会
社 内
【氏名】 阿部 直人
【発明者】
【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会
社 内
【氏名】 嵐峨野 治
【特許出願人】
【識別番号】 000001007
【氏名又は名称】 キヤノン株式会社
【代表者】 御手洗 富士夫
【代理人】
【識別番号】 100085006
【弁理士】
【氏名又は名称】 世良 和信
【電話番号】 03-5643-1611
【選任した代理人】
【識別番号】 100100549
【弁理士】
【氏名又は名称】 川口 嘉之

【選任した代理人】

【識別番号】 100106622

【弁理士】

【氏名又は名称】 和久田 純一

【手数料の表示】

【予納台帳番号】 066073

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示パネルの駆動制御装置及び駆動制御方法

【特許請求の範囲】

【請求項 1】 入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、

前記表示パネルの走査配線を選択する選択回路と、

前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、
を有し、

前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、

前記変調クロック供給回路は、

一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、

前記周波数偏移は、隣接する2つの走査配線に対応する少なくとも2つの画素が任意の同一輝度データに基づいて表示される場合に、一方の画素における所定期間の表示輝度と、他方の画素における所定期間の表示輝度との間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されていることを特徴とする表示パネルの駆動制御装置。

【請求項 2】 入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、

前記表示パネルの走査配線を選択する選択回路と、

前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、
を有し、

前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、

前記変調クロック供給回路は、

一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、

前記周波数偏移は、任意の画素が任意の同一輝度データに基づいて表示される場合に、前記仮想の源クロックによって得られる所定期間の表示輝度と、前記変調クロックによって得られる前記所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されていることを特徴とする表示パネルの駆動制御装置。

【請求項3】 入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、

前記表示パネルの走査配線を選択する選択回路と、

前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、
を有し、

前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、

前記変調クロック供給回路は、

一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、

前記周波数偏移による表示輝度レベルの変動を補償するために輝度データに対して階調変換を行う階調変換器を有することを特徴とする表示パネルの駆動制御装置。

【請求項4】 前記周波数偏移は、隣接する2つの走査配線に対応する少なくとも2つの画素が任意の同一輝度データに基づいて表示される場合に、一方の画素における所定期間の表示輝度と、他方の画素における所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下で

あるように制限されている請求項3に記載の表示パネルの駆動制御装置。

【請求項5】 前記周波数偏移は、任意の画素が任意の同一輝度データに基づいて表示される場合に、前記仮想の源クロックによって得られる所定期間の表示輝度と、前記変調クロックによって得られる前記所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されている請求項3に記載の表示パネルの駆動制御装置。

【請求項6】 前記所定期間の表示輝度は、1フレーム期間の輝度又は2フレーム以上の期間の平均輝度である請求項1、2、4又は5のいずれかに記載の表示パネルの駆動制御装置。

【請求項7】 前記変調クロックは、前記走査配線の選択周期に同期して、位相が変化する請求項1乃至6のいずれかに記載の表示パネルの駆動制御装置。

【請求項8】 前記変調クロックは、その周期の微分値が連続する請求項7に記載の表示パネルの駆動制御装置。

【請求項9】 前記許容値は最大表示輝度の10%である請求項1、2、4又は5のいずれかに記載の表示パネルの駆動制御装置。

【請求項10】 前記一方の画素における所定期間の表示輝度をL_a、前記他方の画素における所定期間の表示輝度をL_b、前記輝度差を|L_a-L_b|とした時に、前記許容値は0.015(L_a+L_b)である請求項1又は4に記載の表示パネルの駆動制御装置。

【請求項11】 前記許容値は、隣接する2レベルの輝度データに基づいて表示される表示輝度間の輝度差である請求項1、2、4又は5のいずれかに記載の表示パネルの駆動制御装置。

【請求項12】 前記許容値は、前記輝度データが小さい時に小さく、前記輝度データが大きな時に大きい請求項1、2、4又は5のいずれかに記載の表示パネルの駆動制御装置。

【請求項13】 前記許容値は、前記輝度データのべき乗に比例した量である請求項1、2、4又は5に記載の表示パネルの駆動制御装置。

【請求項14】 表示パネルの駆動制御方法であって、変調信号のパルス幅を決める基準となる変調クロックであって、一定周波数の

仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈し、前記周波数偏移は、隣接する2つの走査配線に対応する少なくとも2つの画素が任意の同一輝度データに基づいて表示される場合に、一方の画素における所定期間の表示輝度と、他方の画素における所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されている変調クロックを生成するステップと、

入力された輝度データに基づいて少なくともパルス幅が変調される変調信号を前記変調クロックに同期して生成するステップと、

前記表示パネルの走査配線を選択するステップと、

前記変調信号を前記表示パネルの変調配線に供給するステップと、
を有する表示パネルの駆動制御方法。

【請求項15】 表示パネルの駆動制御方法であって、

変調信号のパルス幅を決める基準となる変調クロックであって、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈し、前記周波数偏移は、任意の画素が任意の同一輝度データに基づいて表示される場合に、前記仮想の源クロックによって得られる所定期間の表示輝度と、前記変調クロックによって得られる前記所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されている変調クロックを生成するステップと、

入力された輝度データに基づいて少なくともパルス幅が変調される変調信号を前記変調クロックに同期して生成するステップと、

前記表示パネルの走査配線を選択するステップと、

前記変調信号を前記表示パネルの変調配線に供給するステップと、
を有する表示パネルの駆動制御方法。

【請求項16】 表示パネルの駆動制御方法であって、

変調信号のパルス幅を決める基準となる変調クロックであって、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する変調クロックを生成するステップと、

前記周波数偏移による表示輝度レベルの変動を補償するために輝度データに対

して階調変換を行うステップと、

入力された輝度データに基づいて少なくともパルス幅が変調される変調信号を前記変調クロックに同期して生成するステップと、

前記表示パネルの走査配線を選択するステップと、

前記変調信号を前記表示パネルの変調配線に供給するステップと、
を有する表示パネルの駆動制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明はコンピュータから出力される画像信号やテレビジョン画像信号等を表示する表示パネルの駆動制御装置及び駆動制御方法に関わる。

【0002】

【従来の技術】

従来、EMI (ElectroMagnetic interference:電磁障害、不要輻射などとも云う) 低減方法としては、例えば、特許文献1、特許文献2、特許文献3及び特許文献4に開示された方法がある。

【0003】

従来のEMIを低減させる方法として、上記の従来例において、システムクロックなどに周波数変調を行い、システムクロックの高調波のスペクトラムを拡散して比較的広い帯域にわたって測定されるEMIスペクトル振幅を減少させるものである。

【0004】

特許文献1においては、フラットパネルディスプレイに対してデジタルデータを転送する際、データおよびデータ転送クロックの位相を切り替えデータ転送におけるEMIを低減させるものである。

【0005】

特許文献2においては、基準周波数クロックを周波数変調し、拡散スペクトル・生成装置の出力にすることを開示している。更に、具体的な周波数変調の方式について説明している。また、レーザビームプリンタや走査を行うビデオディス

プレイに対して各掃引が拡散スペクトル中の同じ点に同期する場合には劣化が少ないことを開示している。

【0006】

特許文献3においては、源クロックから出力クロック（システムクロック）に体してディジタル的に周波数変調を行う方法について記載されている。

【0007】

特許文献4においては、EMI低減のために、基底信号を周波数変調し、システムクロックである変調クロック基準信号を生成する方法を開示している。更に、ディスプレイ装置の同期信号においては、走査ライン毎に表示される水平位置の変動を抑えるために、変調波形の周波数をディスプレイ装置の水平帰線周期に整合させることも開示している。

【0008】

また、前述した特許文献によれば、電子装置のシステムクロックの高調波を減衰させる方法、データ伝送の高調波を減衰させる方法、特にシステムクロックを周波数変調する変調方法について開示されている。

【0009】

【特許文献1】

特開平8-320665号公報

【特許文献2】

特開平9-98152号公報

【特許文献3】

特開平9-232944号公報

【特許文献4】

特開平9-289527号公報

【0010】

【発明が解決しようとする課題】

しかしながら、データ転送クロックの位相を切り替えて、表示パネルから放射される、EMIに重大な種の不要輻射を抑えることはできないことが判明した。以下に詳しく述べる。

【0011】

表示パネルの駆動制御方法における、一画素における表示輝度（階調レベル）を決める輝度変調方式にはいくつかの種類がある。ひとつは、画素の変調素子に印加する電圧の電圧振幅を変調する方式であり、2つ目は画素の変調素子に供給する電流の量（電流振幅）を変調する方式である。他には、その画素の選択期間内における発光期間の長さで制御する方式があり、この方式と前出の電圧又は電流振幅を変調する方式とを組み合わせた方式があり、これらはパルス幅変調方式などと呼ばれる。

【0012】

パルス幅変調方式では、データ転送クロックとは別に輝度変調専用の変調クロック（PCLK）を用意する。そして、この変調クロックに同期して少なくとも変調信号波形のパルス幅を決定する。

【0013】

このパルス幅変調方式で表示パネルとしてのマトリクスパネルの駆動をおこなって、画像表示装置の不要輻射（EMI）を測定すると、変調クロック（PCLK）の高調波成分のレベルが法的基準値、例えば情報処理装置等電波障害自主規制協議会（VCCI：Voluntary Control Council for Interference by Information Technology Equipment）などによるクラスBを超えることがあることが判明した。

【0014】

変調クロック（PCLK）は、行配線を選択する時間（選択時間）の長さ、表示する階調数、変調方式などから決定するが、後述するように、おおよそ10MHz付近、少なくとも数MHz～40MHz程度に選ばれる。また、マトリクスパネルの画面サイズが、16：9のおおよそ40インチ対角のものにおいては、変調配線の長さが0.5m程度であり、配線間の容量などを考慮すると、数100MHzで共振する可能性がある。また、高調波成分は矩形波のフーリエ変換からも推察されるように、基本波に対して高次高調波になるにつれだんだん小さくなる。結果として放出される不要輻射は、変調クロック（PCLK）の高調波成分である数十MHzから数百MHzの周波数で大きくなる。実際には、変調クロック（PCLK

) の周波数や、マトリクスパネルの画面サイズなどいろいろな要素が関係するが、本発明者らが測定したマトリクスパネルの画像表示装置においては 100MHz から 400MHz にかけて変調クロック (PCLK) の高調波成分が大きく検出された。

【0015】

しかも、検出された高調波成分の殆どは、輝度データと変調クロックが入力され変調信号をマトリクスパネルに出力する駆動回路を、マトリクスパネルから切り離すと、検出されなくなる。また、データ転送クロックに起因するマトリクスパネルからの不要輻射の影響は、変調クロックによる不要輻射のそれに比べてわずかであり、変調クロックによるものほど深刻ではない。

【0016】

つまり、本発明者の知見によれば、マトリクスパネルから放射される不要輻射は、従来のEMI対策のように、データ転送クロックやシステムクロックに周波数変調を施しても十分な解決は計れないことが、判明したのである。

【0017】

表示パネルから放射されるEMIは、表示パネルを含む筐体全体を導電部材でシールドすることによって減少させることができる。一般的な電子装置は金属などの部材でシールドすることができるが、画像表示装置において、マトリクスパネルの表の表示部分は、光学特性を犠牲としない（すなわち無色透明である）電気伝導度の高い部材でシールドする必要がある。しかしながら、このような、光学特性を犠牲としない電気伝導度の高い部材は、高価である。

【0018】

そこで、本発明者は、まず、変調器（駆動回路）の出力と変調配線の間に、高調波成分を除去するためのフェライトコアなどの部材を追加し、変調クロック (PCLK) の高調波成分を低減する方法を考えた。しかしながら、マトリクスパネルの画面サイズが、16:9 のおよそ 40 インチ対角のものを例にあげれば、1m に近い幅にわたり接続されている数千本の変調配線にそれぞれフェライトコアなどの部材を追加することは、実装上困難である上、コストが上昇する。このような理由のため、民生品であるTVなどの画像表示装置への採用は商業上の

理由で困難である。

【0019】

【課題を解決するための手段】

本発明の目的とするところは、画質劣化を抑制しつつ、表示パネルからの不要輻射を低減させて、パルス幅変調による良好な階調表示を行うことができる、安価な画像表示装置を製造できる表示パネルの駆動制御装置及び駆動制御方法を提供することである。

【0020】

すなわち、本発明は、入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、前記表示パネルの走査配線を選択する選択回路と、前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、を有し、前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、前記変調クロック供給回路は、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、前記周波数偏移は、隣接する2つの走査配線に対応する少なくとも2つの画素が任意の同一輝度データに基づいて表示される場合に、一方の画素における所定期間の表示輝度と、他方の画素における所定期間の表示輝度との間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されていることを特徴とする。

【0021】

また、本発明は、入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、前記表示パネルの走査配線を選択する選択回路と、前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、を有し、前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、前記変調クロック供給回路は、一定周波数の仮想の源クロックに対して、その高調波

スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、前記周波数偏移は、任意の画素が任意の同一輝度データに基づいて表示される場合に、前記仮想の源クロックによって得られる所定期間の表示輝度と、前記変調クロックによって得られる前記所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されていることを特徴とする。

【0022】

更にまた、本発明は、入力された輝度データに基づいて少なくともパルス幅が変調された変調信号を生成する変調器を備え、表示パネルの変調配線に前記変調信号を供給する駆動回路と、前記表示パネルの走査配線を選択する選択回路と、前記変調信号のパルス幅を決める基準となる変調クロックを前記変調器に供給する変調クロック供給回路と、を有し、前記変調器が、前記変調クロックに同期して、前記変調信号のパルス幅を変調する、表示パネルの駆動制御装置において、前記変調クロック供給回路は、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する前記変調クロックを供給する回路であり、前記周波数偏移による表示輝度レベルの変動を補償するために輝度データに対して階調変換を行う階調変換器を有することを特徴とする。

【0023】

ここで、上記発明において、前記周波数偏移は、隣接する2つの走査配線に対応する少なくとも2つの画素が任意の同一輝度データに基づいて表示される場合に、一方の画素における所定期間の表示輝度と、他方の画素における所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されているとよい。

【0024】

また、上記発明において、前記周波数偏移は、任意の画素が任意の同一輝度データに基づいて表示される場合に、前記仮想の源クロックによって得られる所定期間の表示輝度と、前記変調クロックによって得られる前記所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されているとよい。

【0025】

また、上記各発明においては、前記所定期間の表示輝度は、1フレーム期間の輝度又は2フレーム以上の期間の平均輝度であることが好ましい。

【0026】

また、上記各発明においては、前記変調クロックは、前記走査配線の選択周期に同期して、位相が変化することが好ましい。

【0027】

また、上記各発明においては、前記変調クロックは、その周期の微分値が連続することが好ましい。

【0028】

また、上記各発明においては、前記許容値は最大表示輝度の10%であることが好ましい。

【0029】

また、上記各発明においては、前記一方の画素における所定期間の表示輝度をL_a、前記他方の画素における所定期間の表示輝度をL_b、前記輝度差を|L_a-L_b|とした時に、前記許容値は0.015(L_a+L_b)であることが好ましい。

【0030】

また、上記各発明においては、前記許容値は、隣接する2レベルの輝度データに基づいて表示される表示輝度間の輝度差であることが好ましい。

【0031】

また、上記各発明においては、前記許容値は、前記輝度データが小さい時に小さく、前記輝度データが大きな時に大きいことが好ましい。

【0032】

また、上記各発明においては、前記許容値は、前記輝度データのべき乗に比例した量であることが好ましい。

【0033】

ここで、本発明の表示パネルの駆動制御方法は、変調信号のパルス幅を決める基準となる変調クロックであって、一定周波数の仮想の源クロックに対して、そ

の高調波スペクトルが拡散するような周波数偏移を呈し、前記周波数偏移は、隣接する2つの走査配線に対応する少なくとも2つの画素が任意の同一輝度データに基づいて表示される場合に、一方の画素における所定期間の表示輝度と、他方の画素における所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されている変調クロックを生成するステップと、入力された輝度データに基づいて少なくともパルス幅が変調される変調信号を前記変調クロックに同期して生成するステップと、前記表示パネルの走査配線を選択するステップと、前記変調信号を前記表示パネルの変調配線に供給するステップと、を有することを特徴とする。

【0034】

また、本発明の表示パネルの駆動制御方法は、変調信号のパルス幅を決める基準となる変調クロックであって、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈し、前記周波数偏移は、任意の画素が任意の同一輝度データに基づいて表示される場合に、前記仮想の源クロックによって得られる所定期間の表示輝度と、前記変調クロックによって得られる前記所定期間の表示輝度と、の間の輝度差が、当該任意の同一輝度データによって決定される許容値以下であるように制限されている変調クロックを生成するステップと、入力された輝度データに基づいて少なくともパルス幅が変調される変調信号を前記変調クロックに同期して生成するステップと、

前記表示パネルの走査配線を選択するステップと、前記変調信号を前記表示パネルの変調配線に供給するステップと、を有することを特徴とする。

【0035】

また、本発明の表示パネルの駆動制御方法は、変調信号のパルス幅を決める基準となる変調クロックであって、一定周波数の仮想の源クロックに対して、その高調波スペクトルが拡散するような周波数偏移を呈する変調クロックを生成するステップと、前記周波数偏移による表示輝度レベルの変動を補償するために輝度データに対して階調変換を行うステップと、入

力された輝度データに基づいて少なくともパルス幅が変調される変調信号を前記変調クロックに同期して生成するステップと、前記表示パネルの走査配線を選択するステップと、前記変調信号を前記表示パネルの変調配線に供給するステップと、を有することを特徴とする。

【0036】

【発明の実施の形態】

(第一の実施形態)

(構成)

はじめに、第一の実施形態における、マトリクスパネルの駆動方法の基本的な動作について説明する。

【0037】

図1は、基本的な動作の説明を行うために示した480行・640×3 (RG B) 列のマトリクス配線を持つマトリクスパネルを示している。

【0038】

マトリクスパネル（表示パネル）1の画素1001は冷陰極素子のような変調素子を含んで構成されており、変調素子はガラスなどの基板上に形成されている。また、冷陰極素子を用いた表示用マトリクスパネルの場合には、画素1001に対向して不図示の蛍光体が塗布され高電圧が印加されているガラス等の基板が設けられており、冷陰極素子から放出される電子によって蛍光体が発光することになる。

【0039】

1002は列配線（変調配線）、1003は行配線（走査配線）であり物理的交点は絶縁され、マトリクス配線の電気回路的交点には、画素1001を構成する冷陰極素子が接続されている。

【0040】

図1の構成において、少なくとも1本の行配線1003は入力される輝度データを含む画像信号の水平同期信号に対応して順次選択され、その選択期間には所定の選択電位が行選択回路（選択回路）8から印加される。一方、列配線1002には選択された行配線の輝度データに対応した変調信号が選択期間に列駆動回

路（駆動回路）7から印加される。このような選択を全ての行に対して行うことにより、1垂直走査期間が終了し、1画面の画像が形成される。輝度データに対応した変調信号は、後述するようにPCLK生成部40の生成する変調クロック（PCLK）を基準に、パルス幅が決定される。この際、変調クロック（PCLK）は各列についてすべて共通であると配線が少なくコストが安く好適である。列駆動回路7には、列配線毎に輝度データに対応し、変調クロック（PCLK）に基づいて、少なくともパルス幅を変化させることができる変調器9が設けられている。また、ここでは、PCLK生成部40が変調クロック供給回路に相当する。

【0041】

図1に示すような480行・640×3（RGB）列のマトリクスパネルをNTSC方式のような標準的なTV信号で表示する場合、それぞれの選択時間は入力される信号の1フレーム時間の1/525と決めると好適である。NTSC方式のような標準的なTV信号は不図示のインターレースプログレッシブ変換器で525P信号に変換される、変換された525P信号を入力し、マトリクスパネルは画像を以下のように表示する。入力される画像信号の1フレームの時間の1/525の時間（=1H）単位で、行配線1003に順次、選択電位が与えられる。そして、各走査ラインに対応する変調信号が列配線1002に与えられ、各走査ラインに対応する画像を表示する。そして、第1行から、第480行まで行配線に順次選択電位を与え、1フレームの画像を形成する。

【0042】

次に、列配線に入力される変調信号について説明する。第一の実施形態において、変調方式はパルス幅変調（PWM）である。すなわち、変調クロック（PCLK）を計数し、その係数値が対応する列配線の輝度データの値と等しくなるまでパルスを出力するように動作する。

【0043】

出力される変調信号波形と変調クロック（PCLK）の一例を図2に示す。

【0044】

図2において、変調信号の単位波形（長方形）内の数字（1～255）は輝度

データを意味し、例えば輝度データが“5”の時、長方形内の数字が“1”から“5”に対応する時間までの5つのハイレベルの単位波形が変調信号として連続的に出力され、それ以降の時間はローレベルとなって、単位波形は出力されない。つまり、この場合、パルス幅変調された変調信号のパルス幅は符号P W 5ということになる。そして、単位波形の付与数はデジタル信号で制御可能であり、この単位波形はタイムスロットと呼ばれることがある。

【0045】

図3に、入力される輝度データに対する画素の表示輝度の特性を示す。ここでは、表示輝度は正規化して示した。実際には、横軸の輝度データと縦軸の表示輝度は離散的であるが、説明では点を実線で繋いだ線で特性を代表させる。

【0046】

第一の実施形態では唯一の変調用基準電位によるパルス幅変調を行っているので、画素の表示輝度は画素に印加される変調信号のパルス幅に相当する時間に比例する特性となっている。すなわち、輝度データと輝度は比例する特性となっている。

【0047】

1フレームの時間に525水平期間があり、その時間で各行配線を順次選択する。表示パネルは480行なので、45本分の垂直ブランкиング期間を持つよう1フレーム走査がなされ、入力TV信号との周波数整合性がとられる。ここで、行配線の切り替えに必要な時間を水平期間の10%と決めると、変調信号の最大の時間は水平期間の90%となる。そして、例えば輝度データを8bit幅データ、すなわち256階調データとし、256階調の変調信号を得るとすれば、実際の変調クロック(PCLK)の周波数(fPCLK)は、

【数1】

$$f_{PCLK} = 60 \times 525 \times 256 / 0.9 = 9 \text{ MHz} \quad \cdots \text{式1)$$

となる。

【0048】

図4に示す図は、マトリクスパネル1を駆動した場合のEMIを計測した結果

の模式的な図である。図4において横軸は周波数、縦軸は電界強度を示す。ここで e_{m1} は検出された不要輻射、 v_{b1} はVCCIのクラスBの基準レベルを示す。

【0049】

図4に示すように、100MHz～400MHzの周波数帯において、VCCIクラスB規格を超えているレベルがPCLKの高調波がマトリクスパネルから輻射され、検出されたことがわかる。

【0050】

以下に、このような変調クロック（PCLK）の高調波を所定のEMI規格レベル、例えば符号 v_{b1} で示すレベル以下に抑え、さらに表示画像に影響を与えない方法について述べる。

【0051】

（不要輻射低減）

不要輻射低減のために、図1に示したPCLK生成部40は、9MHzの源クロックに±1%周波数が変化する周波数変調をかけ、変調クロック（PCLK）を得る。図5a）は、一定周波数の源クロックとその源クロックに同期してパルス幅変調した場合の変調信号波形を示す。図5b）は、周波数変調された変調クロック（PCLK）とそのPCLKに同期してパルス幅変調した場合の変調信号波形を、それぞれマトリクスパネル1のm行、 $m+1$ 行について示す。後述するように、変調クロック（PCLK）は、源クロックを生成し、それを周波数変調して変調クロックを生成する方法以外に、直接電圧制御発振器によって変調クロックを直接生成することもできる。後者の場合、一定周波数の源クロックを仮定し、その仮定された源クロック（仮想クロック）に変調をかけたものと等価である。

【0052】

図5b）のm行、 $m+1$ 行の変調信号波形の立ち上がり開始時刻は、図5a）の源クロックによる変調信号波形の立ち上がり開始時刻と同一位置で図示し、変調信号のパルス幅が比較しやすいように示した。m行、 $m+1$ 行では、一水平走査期間における位相が相互に異なっており、一水平走査期間内で周波数が偏移、

換言すれば、一単位周期が変動している。具体的には、m行の画素に供給される輝度データ_nに対応したパルス幅と、m+1行の画素に供給される輝度データ_nのパルス幅と、の差はD L_n、また、m行の画素に供給される輝度データ255に対応したパルス幅と、m+1行の画素に供給される輝度データ255のパルス幅と、の差はD L₂₅₅となる。そして、後述するように、これらの差に依存した画素の表示輝度差が所定の許容値、例えば、源クロックに基づく一輝度データ分D Lを越えないようにすることが好ましいものである。また、n=1、2、3・・・255のような零を除く全ての階調レベル、或いは、n=1、2、3・・・200のような主要な階調レベルにおいて、前記表示輝度差が共通の前記許容値以下になることがより好ましいものである。

【0053】

変調クロック（PCLK）は周波数変調され、9MHzに対しての周波数偏移（frequency deviation）が±90kHzとなる。例えば、変調クロック（PCLK）の11次高調波成分においては、周波数偏移も拡大され、99MHzの中心周波数に対して、±1%すなわち1.98MHzの帯域にわたって拡散される。EMIを測定する測定帯域120kHzにおいて、11次高調波成分である不要輻射は1.98MHzに拡散されるので、エネルギーが120kHz/1.98MHz倍され計測される。すなわち、1/16.5倍される。これはEMI放射が約12dB減少することに対応する。また、22次高調波である198MHzにおいては、同様に、エネルギーが120kHz/3.78MHz倍されるので、EMI放射が約15dB減少する。

【0054】

したがって、EMIを測定する120kHzの帯域における不要輻射は大幅に減少し、図4の変調クロック（PCLK）の高次高調波は100MHz以上で12dB以上減少する。そしてVCCIなどの規格以下の不要輻射に抑えることができる。

【0055】

実在の源クロックを周波数変調し変調クロック（PCLK）を得る場合、周波数変調された変調クロック（PCLK）のエネルギーが周波数±1%で均一に分

散される必要がある。例えばランダムに約±1%PCLKの周波数が変動するようPCLKの周期を変化させても良い。またPCLKの周波数（周期）を直線的あるいは曲線状にスイープしても良い。

【0056】

（画質の許容条件）

本発明の第一の実施形態においては、源クロックをランダムに周波数変調し、変調クロック（PCLK）を得た。すなわち、変調クロック（PCLK）の高調波のレベルを下げるためランダムにPCLKの周期を選び周波数を変化させる例である。

【0057】

輝度に密接に関係する変調クロック（PCLK）を変化させるため、表示位置や輝度データによって、変調クロックの周波数を変化させない場合、例えば図5a）のように一定周波数のクロックを用いる場合に対して、輝度が変化する。このような表示位置や輝度データによる輝度の変化は、画質を悪化させることが予想される。そこで、本発明者らは、高調波を低減させかつ画質を劣化させない方法について検討した。

【0058】

周波数変調された変調クロック（PCLK）を用いマトリクスパネルで表示した画像の画質を評価した結果、周波数偏移を制限することによって、隣接する2つの走査配線に対応する画素に任意の同一輝度データに基づく表示を行った場合の、表示輝度の差を、画質劣化をもたらさない範囲内に収めることができることがわかった。上記表示輝度の差とは、例えば、1フレーム期間内における輝度の差又は2フレーム以上の期間内における平均輝度の差として定量できる。また、画質劣化をもたらさない範囲、つまり許容値は、全ての輝度レベルに対して一定値である必要はなく、輝度データに依存して決定されるものであってよい。ここでは、隣接する行の画素に表示される表示輝度の差が、いかなる輝度データによって得られる輝度レベルにおいても、隣接輝度データにより得られる表示輝度の差、つまり、1階調分の輝度差を超えないように、変調クロックを周波数変調する。こうすると、画質の変化が気にならなくなる。

すなわち、任意のある列のm行目の画素の、256で正規化した輝度データをnとし、同じ256で正規化した正規化輝度をL(m, n) とすると、

【数2】

$$L(m+1, n-1) < L(m, n) < L(m+1, n+1) \quad \dots \text{式2)}$$

であれば、画質の劣化がほとんどわからなかった。

【0059】

第一の実施形態ではパルス幅変調を行ったため、前述したように変調信号のパルス幅と輝度は比例する。そのため式2) は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、任意のある列のm行目の輝度データをnとし、周波数変調されていない時のPCLKにより得られるパルス幅が輝度データと同じになるように正規化した変調信号波形の正規化パルス幅をT(m, n) とすると

【数3】

$$T(m+1, n-1) < T(m, n) < T(m+1, n+1) \quad \dots \text{式3)}$$

であれば、画質の劣化がほとんどわからなかった。

【0060】

さらに、画質の劣化を少なくするために、隣接する2レベルの輝度データに基づいて表示される表示輝度の輝度差（1階調分の輝度差）の1/2を超えないようなPCLKを用いると画質の劣化が少ないことがわかった。この場合も、輝度をパルス幅のジッタ量と置き換えて条件とすることができます。このとき、上述の式2)、式3) の条件は、式2'）、式3'）の条件となる。

【数4】

$$(L(m+1, n-1) + L(m+1, n)) / 2 < L(m, n) < (L(m+1, n) + L(m+1, n+1)) / 2 \quad \dots \text{式2')}$$

$$(T(m+1, n-1) + T(m+1, n)) / 2 < T(m, n) < (T(m+1, n) + T(m+1, n+1)) / 2 \quad \dots \text{式3')}$$

以下の説明では、式2)、式3)の条件で説明する。

【0061】

次に、図6のf_{t1}に示すようにPCLKの周波数を変化させる例を示す。図6は縦軸をPCLKの周期、横軸をPCLK数（輝度データに対応）とした。図6においてPCLKの周期を直線的にスイープした場合を示す。周波数偏移が小さい場合は、PCLKの周波数を直線的に変化させるとほぼPCLKの周期も直線的な変化とみなせる。

【0062】

図6に示すようにPCLKの周期を直線的にスイープした場合において、任意の列における行毎の輝度差が生じる。そのため、上述のランダムにPCLKの周期を変えたときと同様に、式2)、式3)で示した条件で周波数変調を行うと画質の劣化はほとんどない。

【0063】

さらに詳しく説明すると、式3)の条件から、図6に示すようにPCLKの周期を直線的にスイープする周期が、変調信号の最大時間に比べ短いと好適である。

【0064】

図6のf_{t1}をm行目のPCLKの特性、f_{t2}をm+1行目のPCLKの特性とする。図6において、f_{t1}、f_{t2}は隣接行配線で輝度差が最大となるような変調クロック（PCLK）の関係を示す。図6に示したように、f_{t2}がf_{t1}と逆位相となった場合、隣接行で最大の輝度差となる。

【0065】

パルス幅変調開始時にPCLKの周期の偏移が0、PCLKの周期（f_{t1}、f_{t2}）の偏移が再び0となるPCLK数（輝度データ）をk、周期の最大偏移を1±jとすると、変調クロック（PCLK）の周期は、f_{t1}では長く、f_{t2}では短くなるので、m行目の輝度データk-1の輝度（すなわち変調信号の長さ）が、m+1行目の輝度データk-1の輝度（すなわち変調信号の長さ）より大きくなる。すなわち、任意のある列のm行目の輝度データをnとし、対応する変調信号波形の正規化パルス幅をT（m、n）とすると、

【数5】

$$T(m+1, k-1) < T(m, k-1) \quad \cdots \text{式4)$$

となる。

【0066】

また、輝度データに対して変調信号は単調に増加するから、

【数6】

$$T(m, k-1) < T(m, k) \quad \cdots \text{式5)}$$

である。

【0067】

式4)、式5)から、式3)の画質の劣化しない条件の左不等式は常に成り立つこととなる。従って、式3)の画質劣化のない条件は、

【数7】

$$T(m, k) < T(m+1, k+1) \quad \cdots \text{式6)}$$

と表すことができ、式6)が成り立てば、画質の劣化がほとんどわからなかつた。

【0068】

源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データを k に対応するパルス幅を $T(k)$ 、源クロックによりパルス幅変調を行ったときの、任意のある列の隣接する輝度データ（1階調分の輝度データ）の時間差を $\Delta T (= 1)$ 、 $k \gg 1$ とすると、

【数8】

$$T(m, k) = T(k) \times (1 + j/2) \quad \cdots \text{式7)}$$

【数9】

$$T(m+1, k+1) = T(k) \times (1 - j/2) + \Delta T \quad \cdots \text{式8)}$$

式7)、式8)を式6)に代入すると、

【数10】

$$T(k) \times (1 + j/2) < T(k) \times (1 - j/2) + \Delta T \quad \dots \text{式9)$$

となる。

【0069】

式9)の条件を整理すると、

【数11】

$$T(k) \times j < \Delta T \quad \dots \text{式10)$$

となる。

【0070】

源クロックによるパルス幅変調においては、 $T(k) = \Delta T \times k$ であるから、例えば、周期の最大偏移を±1% ($j = \pm 0.01$) とすれば、 $k = 100$ 以下であればよい。

【0071】

上記条件が成立すれば、画質劣化がほとんど認識されず、さらに階調特性も忠実に再現できることがわかった。

【0072】

本実施形態では、隣接ラインの輝度差に敏感である人間の視覚の特性に着目して、変調クロック (PCLK) の条件を示した。一方、階調特性については、人間の視覚の特性から、あまり敏感ではないため、第一の実施形態において階調特性からのPCLKの条件を無視している。しかしながら、第一の実施形態において階調特性が大きく外れるような変調クロック (PCLK) を採用した場合、階調特性については、不図示のルックアップテーブルで階調変換し階調特性を輝度データに合致させるとさらに好適である。

【0073】

以上説明したように、第一の実施形態において、高画質を維持しながら、パルス幅変調を行うための変調クロック (PCLK) を周波数変調することによって

、表示パネルからの不要輻射を低減することができる。また、その周波数偏移を上述したような所定の許容値以下に制限することにより、画質劣化を抑止できる。

【0074】

(第二の実施形態)

次に、第二の実施形態について説明する。

【0075】

第一の実施形態においては、主観評価で問題となる隣接行の輝度差について変調クロック (PCLK) の周波数変調の条件を示した。第二の実施形態は、輝度データと輝度の階調特性をより忠実に再現することを目的とする方法である。第二の実施形態における画像表示装置の構成及び不要輻射低減の作用は、第一の実施形態と同じであるので、説明は省略する。

【0076】

(画質の許容条件)

本発明の第二の実施形態においては、第一の実施形態同様に源クロックをランダムに周波数変調し、変調クロック (PCLK) を得た。すなわち、変調クロック (PCLK) の高調波のレベルを下げるためランダムに周期を選び周波数を変化させる例である。

【0077】

図7a) に源クロックと源クロックでパルス幅変調した場合の変調信号波形を示す。また、図7b) に、任意のm行目の行配線の変調クロック (PCLK) と、この変調クロック (PCLK) でパルス幅変調した場合の変調信号波形を示す。

【0078】

第一の実施形態と同様に、輝度に密接に関係する変調クロック (PCLK) を変化させるため、表示位置や輝度データによって、輝度が変化する。このような表示位置や輝度データによる輝度の変化は、画質を悪化させ易い。この点を踏まえて、以下に、高調波を低減させかつ画質を劣化させない方法について示す。

【0079】

第二の実施形態では、さらに高精度に階調特性を合わせるために、輝度データと輝度の特性を合わせる方法である。源クロックを基準にパルス幅変調した時に得られるであろう輝度と、周波数変調した変調クロック（PCLK）を基準にパルス幅変調した時に得られる輝度との差が、源クロックでパルス幅変調した時に得られる表示輝度の1階調差分以下であれば階調特性も忠実に表示できる。具体的には、一定周期の源クロックと輝度データnによってパルス幅変調された変調信号のパルス幅と、周波数変調された変調クロックと輝度データnによってパルス幅変調された変調信号のパルス幅と、の差はDLLn、また、一定周期の源クロックと輝度データ255によってパルス幅変調された変調信号のパルス幅と、周波数変調された変調クロックと輝度データ255によってパルス幅変調された変調信号のパルス幅と、の差はDL255となる。そして、後述するように、これらの差に依存した画素の表示輝度差が所定の許容値、例えば、源クロックに基づく一輝度データ分DLを越えないようにすることが好ましいものである。また、n=1、2、3…255のような零を除く全ての階調レベル、或いは、n=1、2、3…200のような主要な階調レベルにおいて、前記表示輝度差が共通の前記許容値以下になることがより好ましいものである。

【0080】

以下、詳述するに、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データnに対応する正規化輝度をL(n)、周波数変調を行った変調クロック（PCLK）によりパルス幅変調を行ったときの、任意のある列のm行目の輝度データをnとし、対応する正規化輝度をL(m, n)とすると、

【数12】

$$L(n-1) < L(m, n) < L(n+1) \quad \dots \text{式11)$$

であれば、画質の劣化がほとんどわからず、さらに階調特性も忠実に表示できた。

【0081】

第二の実施形態では第一の実施形態と同様に、パルス幅変調を行ったため、変

調信号のパルス幅と輝度は比例する。そのため式11)の輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、任意のある列のm行目の輝度データをn、対応する変調信号波形の正規化パルス幅をT(m, n)とし、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データをn、対応する正規化パルス幅をT(n)とし、周波数変調を行った変調クロック(PCLK)によりパルス幅変調を行ったときの、任意のある列のm行目の輝度データをn、正規化パルス幅をT(m, n)とすると、

【数13】

$$T(n-1) < T(m, n) < T(n+1) \quad \cdots \text{式12)}$$

であれば、画質劣化がほとんど認識されず、さらに階調特性も忠実に再現できる。

【0082】

さらに、画質の劣化を少なくするために、源クロックでパルス幅変調した時に得られるであろう輝度と、周波数変調した変調クロック(PCLK)でパルス幅変調した時に得られる輝度との表示輝度差が源クロックでパルス幅変調した時に得られる輝度の1/2階調差分以下であれば階調特性もさらに忠実に表示できることがわかった。この場合も、輝度をパルス幅のジッタ量と置き換えて条件とすることはできる。このとき、上述の式11)、式12)の条件は、式11')、式12')の条件として表される。

【数14】

$$(L(n-1) + L(n)) / 2 < L(m, n) < (L(n) + L(n+1)) / 2 \quad \cdots \text{式11')}$$

【数15】

$$(T(n-1) + T(n)) / 2 < T(m, n) < (T(n) + T(n+1)) / 2 \quad \cdots \text{式12')}$$

以下の説明では、式11)、式12)の条件で説明する。

【0083】

次に、図8に示すように周波数を変化させる例を示す。図8は縦軸をPCLK

の周期、横軸を P C L K 数（輝度データ）とした。図 8 において P C L K の周期を直線的にスイープした場合を示す。周波数偏移が小さな場合は、P C L K の周波数を直線的に変化させるとほぼ P C L K の周期の変化も直線的な変化とみなすことができる。

【0084】

式 1 2) の条件から、図 8 で P C L K の周期を直線的にスイープする周期が、変調信号の最大時間に比べ短いと好適である。

【0085】

図 8 において、 f_{t1} は m 行目の P C L K の周期の変化を示し、 f_{t0} は源クロックの周期を示す。

【0086】

パルス幅変調開始時に P C L K の周期の偏移が 0、P C L K の周期の偏移が再び 0 となる P C L K 数（輝度データ）を k 、周期の最大偏移を $1 \pm j$ とすると、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データ k に対応するパルス幅が $T(k)$ であるので、

【数 1 6】

$$T(m, k) = T(k) \times (1 + j/2) \quad \cdots \text{式 1 3)$$

となる。

【0087】

また、源クロックによりパルス幅変調を行ったとき、

【数 1 7】

$$T(k) = \Delta T \times k \quad \cdots \text{式 1 4)}$$

であるから、

式 1 2) の条件と式 1 3)、式 1 4) から、

【数 1 8】

$$-\Delta T < \Delta T \times k \times (j/2) < +\Delta T \quad \cdots \text{式 1 5)}$$

となる。

【0088】

例えば、周期の最大偏移を $\pm 1\%$ ($j = \pm 0, 01$) とすれば、 $k = 200$ 以下であればよい。

【0089】

上記条件が成立すれば、画質劣化がほとんど認識されず、さらに階調特性も忠実に再現できる。

【0090】

以上説明したように、第二の実施形態において、高画質でさらに高階調性を維持しながら、パルス幅変調をおこなうための変調クロック (PCLK) を周波数変調することによって、不要輻射を低減することができる。

【0091】

(第三の実施形態)

次に第三の実施形態について説明する。

【0092】

第一の実施形態、第二の実施形態においては、主観評価で問題となる隣接行あるいは源クロックによる輝度との輝度差について変調クロック (PCLK) の周波数変調の条件を示した。第三の実施形態においては、さらに良好な画質を得るために、 $n = 1, 2, 3 \dots 255$ のような零を除く全ての階調レベルにおいて前記表示輝度差を共通の許容値以下とするのではなく、いくつかの階調レベル毎に異なる許容値以下にするものである。画像表示装置の構成、不要輻射低減方法については、第一の実施形態と同じであるので、説明は省略する。

【0093】

(画質の許容条件)

入力される画像信号としてTVのようなCRTのガンマ特性を打ち消すためにガンマ補正されている画像信号 (あらかじめ 0.45 乗されている信号) を 8 bit で量子化した場合について考える。

【0094】

不図示ではあるが、画像表示装置に入力されるガンマ補正されている画像信号

は、逆 γ 変換器（ROMなどで構成されている例えば2. 2乗の特性をもつルックアップテーブル）で輝度と比例するリニアな特性をもつ輝度データに変換される。そして第一の実施形態で示したように、輝度データに対応してマトリクスパネルが駆動される。

【0095】

このようなガンマ補正されている画像信号は、高輝度側については輝度がリニアな特性においては7bit相当の階調性である。そのため、高輝度側においてはリニア7bit相当の隣接輝度差が生じても許容できるはずである。さらに、低輝度側においてはリニアな特性においては8bitより多くの階調数を必要とされるはずである。

【0096】

本発明者らが検討した結果、第一の実施形態、第二の実施形態における条件（源クロックやPCLKの1階調分の輝度差以下）に対して、ガンマ補正されている画像信号において、入力信号であるガンマ補正されている画像信号の隣接するデータに対する輝度差以下になるようなPCLKにすると、さらに良好な画質が得られることがわかった。この条件は、低輝度で厳しい条件、高輝度でゆるい条件である。言い換えれば、許容できる輝度データの値は、輝度データが小さい時に小さく、輝度データが大きな時に大きくなるような条件である。

【0097】

具体的には、ガンマ補正されている画像信号の隣接するデータの輝度差を図9に示す。図9において、縦軸は隣接する画像データの正規化輝度許容量、横軸は正規化輝度データである。図9は輝度データ（すなわちPCLK数）毎に定められた許容値とも言える。

【0098】

具体的には、図9の許容値のカーブを $f(n)$ とすると、 $f(n)$ は以下のように算出できる。

【0099】

輝度データと同様に256で正規化したガンマ補正されている画像信号をNとする。

【0100】

輝度データ n とガンマ補正されている画像信号を N との関係は

【数19】

$$(N/256)^{\gamma} = n/256 \quad \cdots \text{式16)}$$

ここで、 γ はべき乗を示す。また γ は逆 γ 変換器の特性で 1.8 から 2.8、標準的には 2.2 という値である。

式16) から、

【数20】

$$(n/256)^{\gamma} (1/\gamma) = N/256 \quad \cdots \text{式17)}$$

となる。

【0101】

ガンマ補正されている画像信号の一階調分に対する輝度データが許容値と考えるので、輝度データでの許容値を Δn とすると、

【数21】

$$\begin{aligned} ((n + \Delta n)/256)^{\gamma} (1/\gamma) - (n/256)^{\gamma} (1/\gamma) \\ = ((N + 1)/256) - (N/256) \quad \cdots \text{式18)} \end{aligned}$$

となる。

【0102】

式18) をテーラ展開し近似すると

【数22】

$$(1/\gamma) \times (n/256)^{\gamma} ((1/\gamma) - 1) \times \Delta n = 1 \cdots \text{式19)}$$

となる。

【0103】

輝度データでの許容値 Δn は式19) より、

【数23】

$$\Delta n = \gamma \times (n/256)^{\gamma} (1 - (1/\gamma)) \quad \cdots \text{式20)$$

である。

【0104】

輝度データでの許容値 Δn の n に対するカーブ（関数）を $f(n)$ とおいたので、式20）の Δn は $f(n)$ そのものであるから、

【数24】

$$f(n) = \gamma \times (n/256)^{\gamma} (1 - (1/\gamma)) \quad \cdots \text{式21)$$

となる。

【0105】

導出した許容値 $f(n)$ を用いて、第一の実施形態と同様に周波数偏移を制限する場合、

【数25】

$$\begin{aligned} L(m+1, n-1) &= L(m+1, n) - f(n) \\ L(m+1, n+1) &= L(m+1, n) + f(n) \end{aligned}$$

とおけるので、第一の実施形態で示した条件（式2）は、以下のようになる。

【0106】

すなわち、任意のある列の m 行目の輝度データを n とし、対応する正規化輝度を $L(m, N)$ とすると

【数26】

$$|L(m, n) - L(m+1, n)| < f(n) \quad \cdots \text{式22)} \\ | \quad | \text{ は絶対値}$$

パルス幅変調では、前述したように変調信号のパルス幅と輝度は比例する。そのため式22）は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。す

なわち、任意のある列のm行目の輝度データをnとし、対応する変調信号波形の正規化パルス幅をT(m, n)とすると、輝度もパルス幅も256で正規化しているから、

【数27】

$$|T(m, n) - T(m+1, n)| < f(n) \quad \cdots \text{式23}$$

(| | は絶対値)

となる。

【0107】

次に、第二の実施形態と同様に周波数偏移を制限する場合の条件を説明する。

【0108】

導出した許容値f(n)を用いると、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データnに対応する正規化輝度をL(n)について

【数28】

$$L(n-1) = L(n) - f(n)$$

$$L(n+1) = L(n) + f(n)$$

とおけるので、第二の実施形態で示した条件（式11）は、以下のようになる。

【0109】

すなわち、周波数変調を行った変調クロック（PCLK）によりパルス幅変調を行ったときの、任意のある列のm行目の輝度データをnとし、対応する正規化輝度をL(m, n)とすると

【数29】

$$|L(n) - L(m, n)| < f(n) \quad \cdots \text{式24}$$

(| | は絶対値)

である。式22)、式23)の条件であれば、画質の劣化がほとんどわからなかつた。

【0110】

パルス幅変調では、前述したように変調信号のパルス幅と輝度は比例する。そのため式24)は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。すなわち、源クロックによりパルス幅変調を行ったときの、任意のある列の輝度データnに対する正規化パルス幅をT(n)、周波数変調を行った変調クロック(PCLK)によりパルス幅変調を行ったときの、任意のある列のm行目の輝度データをnとし、対応する正規化パルス幅をT(m, n)とすると輝度もパルス幅も256で正規化しているから、

【数30】

$$|T(n) - T(m, n)| < f(n) \quad \cdots \text{式25)} \\ (| \quad | \text{ は絶対値})$$

となる。式24)、式25)の条件であれば、画質の劣化がほとんどわからなかつた。

【0111】

また、第三の実施形態は、入力されている画像信号がガンマ補正されている信号であるが、第一の実施形態、第二の実施形態は輝度データと輝度が比例する特性を有する場合であるから、第一の実施形態、第二の実施形態で示した許容値は、前述した γ が1である場合に相当する。

【0112】

さらに、第一の実施形態、第二の実施形態で示したように、許容値 $f(n)$ を隣接する輝度データの輝度(1階調分の輝度)の $1/2$ を超えないようにすると、さらに、画質の劣化を少なくすることができる。その場合には、許容値 $f(n)$ を $f(n)/2$ と置き換えれば好適である。

【0113】

第三の実施形態において、入力される画像信号がTV信号のようなガンマ補正されている信号として説明した。

【0114】

人間の明るさに対する感覚は、Log特性であるので、等刺激値となる輝度差

を $g(n)$ とすれば、式22) から式25) の $f(n)$ の代わりに $g(n)$ とすることにより、入力される信号によらず第一、第二の実施形態よりもさらに良好な画像が得られる。また、 $g(n)$ が $f(n)$ に同様な傾向（輝度データが小さい時には許容できる輝度差が小さく、輝度データが大きな時に許容できる輝度差が大きい条件となる）にあるため、 $f(n)$ の代わりに $g(n)$ を条件としてガンマ補正されていない信号を表示しても、第一、第二の実施形態よりもさらに良好な画像が得られる。

【0115】

また、変調可能な階調数が、例示したように8bitずなわち256階調であれば、第一の実施形態、第二の実施形態で示した条件は、変調器の出力を忠実に表示する点においては正しい条件である。しかしながら、12bitなどのように変調可能な階調数が多い場合には、第一の実施形態、第二の実施形態で示した条件は厳しいものとなり、条件を超えるような周波数変調をPCLKに行っても画質の劣化がわからない場合がある。また、逆に、4bitなどのように変調可能な階調数が少ない場合には、第一の実施形態、第二の実施形態で示した条件は緩いものとなり、条件を満たす場合であっても、妨害感などの発生が起きることがある。そのため、入力される画像信号に対して忠実に表示するとともに人間が見て画質劣化のない条件である第三の実施形態で示した条件はさらに好適である。また、各階調レベル毎に異なる許容値を設定するのではなく、階調レベル（輝度データ）nが1～7の場合は許容値X1、階調レベル（輝度データ）nが8～15の場合は許容値X2≠X1、階調レベル（輝度データ）nが16～31の場合は許容値X3≠X1、X3≠X2というように、階調レベルの群ごとに異なる許容値を設定してもよい。

【0116】

以上説明したように、第三の実施形態によれば、不要輻射を低減できるとともに、第一、第二の実施形態に比べ、さらに高画質の表示を実現できる。

【0117】

（第四の実施形態）

次に第四の実施形態について説明する。第四の実施形態においては、第三の実

施形態で示したPCLKの条件を簡便に実現する方法を示す。

【0118】

図10はPCLK生成部の構成を示す図であり、41は一行の選択時間より詳しくは変調信号波形の立ち上がりタイミングに同期した信号(HD)の入力によって電位E0にリセットされる発振器、42は微小電圧で発振する発振器、43は加算器、44は入力される電圧に従った周波数で発振する電圧制御発振器である。図10において、HD信号のタイミングで発振器41は電位E0にリセットされ発振する(S41)。発振器42の出力S42は加算器43で加算され加算結果S43を電圧制御発振器に出力する。図11は横軸を時間、縦軸を電圧のグラフでS41からS43の電位を示す。横軸上HDで示した時刻はHD信号のタイミングを示す。図11を見てわかるように、変調信号波形の立ち上がりタイミング(HD信号が出るタイミング)で発振器41はリセットされ、どの行であっても同じ電圧E0を出力する。そして発振器42の出力と加算器43で加算されS43が出力される。S43は変調信号波形の立ち上がりタイミングでほぼ同じ電圧となり、電圧制御発振器44は、変調信号波形の立ち上がりタイミングでほぼ同じ周波数のPCLKを出力する。

【0119】

図12a)、図12b)、図12c)にPCLK数に対するPCLKの周期の一例を示す。各グラフの縦軸は源クロックの周期を1と正規化したときのPCLKの周期、横軸はPCLK数(すなわち輝度データ)を示す。各図共に、1個目のPCLKの周期は1であり、PCLK数が大きくなると周期は大きくずれる特性を表している。不図示ではあるが、PCLKの周期は行単位で変化しても良い。その場合には、1個目のPCLKの周期は1であり、PCLK数が大きくなるにしたがって行ごとに周期が変化することとなるが、第三の実施形態で説明したように、このような場合にも、好適である。

【0120】

また、図12b)に示した特性は、階調性に対して周期の微分値が連続しないPCLK数の点が存在するため、人間にとて違和感を生じることがある。従って、図12a)、図12c)のような微分値が連続する特性の方が、より良好で

ある。

【0121】

以上説明したように、第四の実施形態によれば、第三の実施形態のPCLKを簡便に生成できる。そして、不要輻射を低減するとともに、高画質の表示を実現できる。

【0122】

(第五の実施形態)

次に第五の実施形態について説明する。第五の実施形態は、人間の視覚の特性を利用した方法であり、上述した第一実施形態、二の実施形態、第三の実施形態とは輝度差の定義が異なる。画像表示装置の構成、不要輻射低減作用については、第一の実施形態と同じであるので、説明は省略する。

【0123】

(画質の許容条件)

人間の視覚は、残像という特性を有する。第五の実施形態ではこの残像を利用して許容条件をゆるくする方法について説明する。

【0124】

図13a) に源クロックと源クロックでパルス幅変調した場合の変調信号波形と、図13b) において、奇数・偶数フレームの任意のm行目の行配線の変調クロック (PCLK) と、この変調クロック (PCLK) でパルス幅変調した場合の変調信号波形を示す。人間の視覚特性のひとつである残像現象によって、静止画等は輝度を複数フレームの平均輝度とみなせる。例えば2フレームの平均輝度を許容値以下に収める場合、奇数フレームにおける輝度データ n_o による変調信号のパルス幅、つまり画素の発光期間 (表示輝度) を n_o 、偶数フレームにおける輝度データ n_e による変調信号のパルス幅、つまり画素の発光期間 (表示輝度) を n_e 、とすると、2フレームの平均輝度 n_a は、 n_o と n_e の平均値となる。よって、このような平均値で表示輝度を定義した場合であっても、前述した実施形態1～4は成り立つのである。

【0125】

以下詳しく説明する。偶数フレームの任意のある列のm行目の輝度データを n

とし、輝度データと同じ256で正規化した正規化輝度を $L_e (m, n)$ 、奇数フレームの任意のある列のm行目の輝度データを n とし、輝度データと同じ256で正規化した正規化輝度を $L_o (m, n)$ 、偶奇フレームの平均正規化輝度を $L_L (m, n)$ 、とすると

【数31】

$$L_L (m, n) = (1/2) \times (L_e (m, n) + L_o (m, n)) \quad \cdots \text{式26)$$

となる。

【0126】

同様に、第五の実施形態ではパルス幅変調を行ったため、前述したように変調信号のパルス幅と輝度は比例する。そのため式26)は、輝度をパルス幅のジッタ量と置き換えて条件としても良い。このとき、偶数フレームの任意のある列のm行目の輝度データを n とし、変調信号波形の正規化パルス幅を $T_e (m, n)$ 、奇数フレームの任意のある列のm行目の輝度データを n とし、変調信号波形の正規化パルス幅を $T_o (m, n)$ 、偶奇フレームの平均正規化パルス幅を $T_T (m, n)$ 、とすると、

【数32】

$$T_T (m, n) = (1/2) \times (T_e (m, n) + T_o (m, n)) \quad \cdots \text{式27)$$

となる。

【0127】

第五の実施形態では、平均正規化輝度 $L_L (m, n)$ 、および平均正規化パルス幅 $T_T (m, n)$ を第一の実施形態から第三の実施形態における正規化輝度 $L (m, n)$ 、および正規化パルス幅 $T (m, n)$ の条件に代えた条件とする方法である。第五の実施形態においては偶奇フレームの平均から条件を決めているが、3以上のフレームの平均から条件を決めるようにしても良く、特にフレームレートの高い駆動には有効な方法となる。

【0128】

このように、第五の実施形態においては偶奇フレームの平均から条件を決めたので、第一の実施形態から第三の実施形態に比べ、良好な画像を表示しながら、周波数偏移を大きくすることができる。変調クロック（PCLK）の高調波が大きく、より効果的な対策が必要な場合に第五の実施形態は有効である。

【0129】

また、第五の実施形態の特殊な例として、任意のm行目の行配線の変調クロック（PCLK）の源クロックに対するジッタの偶奇フレームの和が、全行で同じ値であるように変調クロック（PCLK）を生成すると好適である。

【0130】

また、偶奇フレームで、任意のm行目の行配線の変調クロック（PCLK）が、それぞれ源クロックに対して同じ大きさで逆方向のジッタ量となるように変調クロック（PCLK）を設定するとさらに好適である。

【0131】

以上説明したように、第五の実施形態によれば、ほとんど画質劣化無しに、第一の実施形態から第三の実施形態のPCLKの周波数偏移をさらに大きくでき、不要輻射をさらに低減することができた。

【0132】

（第六の実施形態）

次に第六の実施形態について説明する。第六の実施形態は、変調クロック（PCLK）の高調波が大きく、高調波を低減させるために変調クロック（PCLK）の周波数偏移をさらに大きくする必要があり、第一の実施形態から第三の実施形態の条件を実現できない場合の対策である。

【0133】

図14に第六の実施形態の構成を示す図を示す。図14は第一の実施形態と同一の構成要素については説明を省略する。

【0134】

図14において1040は階調変換器である。階調変換器1040は1つ以上の階調を変換するテーブル、および階調変換をスキップするスイッチなどで構成される。階調変換器1040は輝度データに対して後述するような階調変換を行

い、駆動データとして列駆動回路7に出力する。

【0135】

PCLK生成部40は、変調クロック（PCLK）の高調波を低減するために、一例として、図15に示す特性（fd1、fd2）になるような周波数変調を行った。図15において、縦軸は正規化輝度、横軸は正規化駆動データである。任意のm行目のPCLKによる特性をfd1、m+1行目のPCLKによる特性をfd2とした。図15のfd0は、源クロックでパルス幅変調した場合の特性であり、参考として示した。

【0136】

図15に示す特性fd1、fd2の輝度差は、前述の第一実施形態で良好とされた許容値を満たさないような大きな値である。すなわち隣接輝度差が大きくなっている。第六の実施形態においては、階調変換器1040によって、この輝度差を行単位で変換する方法である。階調変換器1040は、PCLK生成部40からPCLKの周波数変調条件（PCLKの周期の特性）を受け取り、対応する階調変換テーブルを選ぶ。具体的には、あらかじめ、PCLKの周波数変調条件により複数の階調変換テーブル（ROMなどのメモリ）を持ち、周波数変調条件を上位アドレスに入力し変換テーブルの切り替えを行い、下位アドレスに輝度データを入力し、出力であるデータ線の出力を駆動データとする。

【0137】

また、周波数偏移が小さく階調変換する必要のないときは前述したスイッチで階調変換をスキップしてもよい。また、不図示のコントローラによって、PCLK生成部の周波数変調条件を選択すると共に、行ごとに階調変換テーブルをコントローラの低速メモリから、階調変換器1040のテーブルに書き込みをおこなって、階調変換テーブルの変更を行っても良い（この場合テーブルメモリはRAMであると好適である）。階調変換器1040は、図16に示す特性であり、m行目の輝度データに対してcd1の特性の変換を行い、駆動データを出力する。次に、m+1行目の輝度データに対してcd2の特性の変換を行い、駆動データを出力する。このようにして全行変換をおこなう。変換を行った結果の隣接輝度は、前述したように、「隣接輝度差が1階調分以下である、または、源クロック

でパルス幅変調した場合にとの輝度差が1階調分以下である」ように階調変換テーブルを作る。また、階調変換テーブルを第三の実施形態に示したような輝度許容値としてもさらに好適であった。さらに、階調変換テーブルを第五の実施形態で示したように複数のフレームの平均輝度が輝度許容値以下となるようにしても好適である。

【0138】

以上説明したように、第六の実施形態によれば、画質劣化無しに、第一の実施形態から第三の実施形態のPCLKの周波数偏移をさらに大きくでき、不要輻射をさらに低減することができた。

【0139】

本発明によって、不要輻射を低減するために従来必要であった、画像表示装置における光学特性を犠牲としない電気伝導度の高い部材、および、変調器（駆動ドライバ）の出力と変調配線の間に付加される、高調波成分を除去するためのフェライトコアなどの部材が不要となる。すなわち、不要輻射低減をローコストで実現できた。

【0140】

（他の実施形態）

以下、本発明にもちいられる変調方式の別の例について述べる。上述した各実施形態では、輝度データに応じて、パルス幅のみが変調され、変調信号の電圧振幅や電流振幅は変化しない波形であった。以下に述べる変調方式は、輝度データに応じてパルス幅が変調されるとともに電圧振幅や電流振幅も変調される多値PWM変調方式である。

【0141】

図17に多値PWM変調方式による変調クロック（PCLK）と変調信号波形（OUT）を示す。図17で示す変調方法は、輝度データに応じて振幅方向を大きくし、大きくできなくなった時に時間方向のタイムスロットを増加する変調方式である。

【0142】

変調信号波形（OUT）の長方形内の数字（1～1023）は輝度データを意

味し、例えば輝度データが“12”の時、長方形内の数字が“12”以下の数字が書いてある変調信号波形となる。階調を示す長方形で表された各スロットは、基準クロックであるPCLKの立ち上がり波形に同期して決定される。

【0143】

このような変調信号波形の制御は、より一般的には、基準クロックの周波数に対応して定まるスロット幅単位のパルス幅制御であり、かつ、各スロットにおける波高値が少なくともA1～Anのn段階（但し、nは2以上の整数で、0 < A1 < A2 < … An）で波高値制御され、かつ、波高値A1から波高値Ak-1までの各波高値を順番に少なくとも1スロットずつ経て所定波高値Ak（但し、kは2以上n以下の整数）まで立ち上がる部分と、所定波高値Akから、前記波高値Ak-1から波高値A1までの各波高値を順番に少なくとも1スロットずつ経て立ち下がる部分とを有する波形とする制御であると表現することができる。ここでは、変調信号は電圧波形であり、この電圧は、基準電位であるGNDに対するV1～V4の4段階の波高値から構成される。

【0144】

図17に示すように変調クロック（PCLK）に同期して変調波形が決定されるので、パルス幅変調同様に、変調クロック（PCLK）の高調波が発生する。

【0145】

図17のような波形であっても、前述した方法で変調クロック（PCLK）の高調波を低減できる。

【0146】

次に、図18を参照して、本発明に用いられる多値PWM変調方式の更に別の形態によるPCLKと変調信号波形（OUT）を示す。図18で示す変調方法は、輝度データ範囲を各振幅値におうじて分割し、分割された輝度データ範囲では、それに対応した一定値でパルス幅変調を行う形態である。換言すれば、輝度データに応じて時間方向を大きくし、大きくできなくなった時に振幅方向を増加する変調方式である。

【0147】

図18に示すように変調クロック（PCLK）に同期して変調波形が決定され

るので、パルス幅変調同様に、変調クロック（PCLK）の高調波が発生する。

【0148】

図18のような波形であっても、前述した方法で変調クロック（PCLK）の高調波を低減できる。

【0149】

変調信号波形の長方形内の数字（1～1024）は輝度データを意味し、例えば輝度データが“9”的時、長方形内の数字が“9”以下の数字が書いてある変調信号波形となる。階調を示す長方形で表された各スロットは、基準クロックであるPCLKの立ち上がり波形に同期して決定される。

【0150】

このような変調信号の制御は、より一般的には、基準クロックを計数し、計数值と輝度データによって、スロット幅 Δt 単位でパルス幅制御されかつ各スロットにおける波高値が少なくとも $A_1 \sim A_n$ のn段階（但し、nは2以上の整数で、 $0 < A_1 < A_2 < \cdots < A_n$ ）で波高値制御され、かつ、変調信号の所定の波形に対して階調を増加させた波形は、波高値 $A_n - A_{n-1}, \dots$ 、もしくは $A_2 - A_1$ または波高値 A_1 と発光素子の駆動しきい値となる波高値との波高値差、およびスロット幅 Δt とで定まる単位波形ブロックを、 $k = 1$ を含む最大波高値 A_k がより低くかつ最大波高値が連続する位置に優先的に付加した形状を有する波形とする制御として表現することができる。ここでは、変調信号は電圧波形であり、この電圧は、基準電位GNDに対する $V_1 \sim V_4$ の4段階の波高値から構成される。

【0151】

また、他の波形として、図19に示す波形は、輝度データに応じて時間方向を大きくし、大きくできなくなった時に振幅方向を増加する変調方式であるが、さらにリングングなどの対策のため、立上り・立下り波形をなだらかにする方式である。

【0152】

このような変調信号の制御は、より一般的には、基準クロックを計数し、計数值と輝度データによって、スロット幅 Δt 単位でパルス幅制御されかつ各スロッ

トにおける波高値が少なくとも $A_1 \sim A_n$ の n 段階（但し、 n は 2 以上の整数で、 $0 < A_1 < A_2 < \cdots < A_n$ ）で波高値制御され、かつ、変調信号の所定の波形に対して階調を増加させた波形は、波高値 $A_n - A_{n-1}$, …、もしくは $A_2 - A_1$ または波高値 A_1 と発光素子の駆動しきい値となる波高値との波高値差、およびスロット幅 Δt とで定まる単位波形ブロックを、 $k = 1$ を含む最大波高値 A_k がより低くかつ最大波高値が連続する位置に優先的に付加した形状を有する波形とする制御として表現することができる。ここでは、変調信号は電圧波形であり、この電圧は、基準電位 GND に対する $V_1 \sim V_4$ の 4 段階の波高値から構成される。

【0153】

図 19 に示すように変調クロック (PCLK) に同期して変調波形が決定されるので、パルス幅変調同様に、変調クロック (PCLK) の高調波が発生する。

【0154】

図 19 のような波形であっても、前述した方法で変調クロック (PCLK) の高調波を低減できる。このような変調方式は、欧州特許公開公報 EP 1, 267, 319 号に開示されている。

【0155】

本発明に用いられる表示パネルとしては、表面伝導型電子放出素子を用いたマトリクスパネルを実施形態として説明してきたが。大面積のマトリクスパネルを用いたディスプレイであれば、 FED (スピント型や MIM 型放出素子、 CNT や GNF といった炭素繊維を電子放出体として用いた型式の電界放出冷陰極素子を用いたディスプレイ) 、 EL ディスプレイ、 LED ディスプレイ等の表示パネルなどが挙げられる。

【0156】

また、上述した各実施形態は、列配線の全ての変調器にはすべて共通の変調クロック (PCLK) が供給される構成とし、時間的に周波数を変更して変調クロック (PCLK) の高調波成分を減少させるものであった。本発明においては、これに限らず、駆動回路 7 の駆動ドライバ IC 単位のブロック又は列配線単位で位相が互いに異なるように制御された、周波数変調された、複数の変調クロック

(PCLK) を使用することも好適である。この場合には、前述した隣接行間の輝度差の許容値は、ブロック毎又は列毎に定め、それらの許容値に収まるように、複数のPCLKの周波数偏移量を制限することが好適である。

【0157】

第一の実施形態では、許容値を、隣接する輝度データの輝度差（1階調分の輝度差）と定めた。そして、隣接する行配線に対応する変調クロックによって得られたどんな輝度データに対する表示輝度であっても、輝度差が許容値以下となるように、PCLKの周波数偏移を制限した。

【0158】

第二の実施形態でも、同様に、許容値を、源クロックでパルス幅変調した時に得られる（或いは得られるであろう）表示輝度における、隣接する輝度データの輝度差（1階調分の輝度差）と定めた。そして、一定周波数の源クロックに同期してパルス幅変調した時に得られる（或いは得られるであろう）表示輝度と、周波数変調した変調クロック（PCLK）に同期してパルス幅変調した時に得られる表示輝度との輝度差が、上記許容値以下となるように、PCLKの周波数偏移を制限した。

【0159】

ところで、人間の識別能力は輝度差1～3%程度であるので、本発明においては、許容値を、上述した値に限定する必要はなく、例えば、第一乃至第三の実施形態において隣接行の画素間の表示輝度差が3%以下になるように変調クロック（PCLK）のジッタ量を制限することも好ましいものである。

また、画質より、変調クロック（PCLK）に因る高調波を出来る限り抑えたい要求がある特殊用途の表示装置においては、画像が認識できる程度に上記許容値を広げることによって変調クロック（PCLK）の高調波を低減してもよい。この場合、画像データの総階調数の10%、即ち、ピーク輝度の10%に相当する階調数（表示輝度差）を許容値に選ぶと良い。

【0160】

【実施例】

以下に詳述するマトリクスパネルを有する画像表示装置の基本構成とその駆動

制御方法は、前述した第一の実施形態と同じである。

【0161】

図20に示すように、マトリクスパネル1は、薄型の真空容器内に、基板上に多数の電子源、例えば冷陰極素子1001を配列してなるマルチ電子源と、電子の照射により画像を形成する蛍光体等の画像形成部材とを対向して備えている。そして、画素を構成する冷陰極素子1001は、列配線1002、行配線1003の各交点近傍に配置され、両配線に接続される。・

【0162】

冷陰極素子1001は、例えばフォトリソグラフィー・エッチングのような製造技術を用いれば、基板上に精密に位置決めして形成できるため、微小な間隔で多数個を配列することが可能である。しかも、従来からCRT等で用いられてきた熱陰極と比較すると、陰極自身や周辺部が比較的低温な状態で駆動できるため、より微細な配列ピッチのマルチ電子源を容易に実現できる。

【0163】

冷陰極素子としては、特開平10-039825号公報などに開示されている表面伝導型電子放出素子を用いることが好ましいものである。

【0164】

表面伝導型電子放出素子の素子電圧 V_f と素子電流 I_f 、放出電流 I_e の関係の一例を図22に示す。図22において、横軸は表面伝導型放出素子の素子電圧 V_f を、縦軸は素子電流 I_f ならびに放出電流 I_e を示す。図22を見てわかるように放出電流 I_e において、閾値電圧（約7.5V）が存在し、閾値電圧以下では放出電流 I_e が流れない。またそれ以上の電圧では印加する素子電圧に応じて放出電流 I_e が流れる。この特性を利用して以下に示す単純マトリクス駆動が行える。

【0165】

図20において、1は薄型の真空容器内に、基板上に冷陰極素子1001を配列してなるマルチ電子源を持つマトリクスパネルである。図20に示すように、マトリクスパネル1には、例えば、水平方向に3840素子すなわち1280画素（RGB）×3が配置され、垂直方向に720素子が配置されている。素子数

に関しては、必要に応じて、製品用途により決定されるので、この限りではない。マトリクスパネル1は、例えば、RGBストライプ配列の画素配置をもつ。

【0166】

2はアナログデジタル変換器（A/Dコンバータ）であり、不図示のMPE G2デコーダにより例えば720P画像のRGB信号にデコードされたアナログRGBコンポーネント信号（信号名をS0とする）を、各々例えば8bit幅のデジタルRGB信号S1に変換する。

【0167】

3はデータ並び替え部であり、A/Dコンバータ2のデジタルRGB信号（S1）を入力し、マトリクスパネル1の画素配列に合わせて各色のデジタルデータを並べ替え、画像データS2として出力する機能を有する。

【0168】

4は輝度データ変換器であり、画像データS2を入力し所望の輝度特性の輝度データに変換する変換テーブルである。輝度データ変換器4は、例えば表示系の特性としてCRT用にガンマ補正された信号の逆変換を行い輝度データS3に変換する。データ並び替え部3と、輝度データ変換器4の処理順序は逆であってもよい。

【0169】

5はシフトレジスタであり、輝度データ変換器4から出力される10bit幅の輝度データS3をシフトクロックSCLK、例えば36.8MHzに合わせて順次シフト転送し、マトリクスパネル1のそれぞれの素子に対応した輝度データをパラレルに出力する。

【0170】

6はラッチ回路であり、シフトレジスタ5からの輝度データを水平同期信号に同期したロード信号LDで並列にラッチし、次のロード信号LDが入力されるまでの期間保持する。

【0171】

7は列駆動回路であり、本実施形態では第七の実施形態で示した変調信号波形を出力する。列駆動回路7は、後述するように変調クロックに同期して輝度データ

タに応じたパルス幅の変調信号を生成する変調器9を有しており、この変調器9から直接或いは出力バッファを介して、マトリクスパネル1の列配線に変調信号を供給し、全列配線を各々駆動する。

【0172】

17は変調用基準電圧（V1、V2、V3、V4、GND）を、前記列駆動回路7に供給する電源回路である。

【0173】

8は行選択回路としての走査ドライバであり、マトリクスパネル1の行配線1003に接続される。81は走査信号発生部であり、入力画像信号の垂直同期信号VDに同期したYST信号を、タイミング制御部10によって決定された信号HDで順次シフトし、選択／非選択信号を行配線数に対応してパラレル出力する。82はMOSトランジスタ等で構成されるスイッチ手段であり、走査信号発生部81の選択／非選択信号の出力レベルによってスイッチを切り替え、選択電位（-Vss）・非選択電位（GND）を出力する。

【0174】

10はタイミング制御部であり、所望のタイミングの制御信号を、入力画像の同期信号HD、VD及びデータサンプリングクロックDCLK等から作り、各機能ブロックに出力する。また、タイミング制御部10は、輝度データ変換器4の出力S3に従って表示を行う際の駆動回路7に対するロード信号LDや走査ドライバ8の行選択時間を決定するHD信号、YST信号などを出力する。

【0175】

40は変調用の変調クロックを生成する変調クロック（PCLK）生成部であり、前述した条件で、例えば13.65MHzの源クロックを周波数変調し、変調クロック（PCLK）を得る。変調クロック生成部40は、前述した公知の方法で変調クロック（PCLK）を生成しても良いし、複数のクロックを切り替え出力することによって実現しても良い。ただし、前述した実施形態で示した許容値の条件を満たすことは言うまでもない。

【0176】

図21は、図20に示したマトリクスパネルの駆動制御方法を説明するための

タイミングチャートである。

【0177】

図21において、不図示のMPEG2デコーダにより、例えば720P画像のRGB信号にデコードされたアナログRGBコンポーネント信号S0を、A/Dコンバータ2は、各々例えば8bit幅のデジタルRGB信号S1に変換する。図示してはいないが、同期信号を元にPLLでサンプリングクロックDCLKを生成すると好適である。データ並び替え部3は、A/Dコンバータ2の出力であるデジタルRGB信号S1を入力する。この際、1走査ライン(1H)のデータ数は、マトリクスパネル1の列配線側の画素数で決ると処理が簡単になる。本実施形態の場合には、マトリクスパネル1の列配線側の画素数を1280に決めた。A/Dコンバータ2の出力であるデジタルRGB信号S1は不図示のデータサンプリングクロックDCLKと同期して出力される。

【0178】

データ並び替え部3の入力信号S1は、RGBパラレル信号S0を、データサンプリングクロックDCLKの3倍の周波数のクロックである不図示のクロック(SCLK)のタイミングで切り替えられ、マトリクスパネル1のRGB画素配列に従って、順次出力される。

【0179】

データ並び替え部3の出力信号S2は、輝度データ変換器4に入力される。輝度データ変換器4は、あらかじめ、所望のデータが記憶されている変換テーブルROMにより、例えばデータ並び替え部3の8bit幅の出力信号S2を例えば表示系の特性がCRTのガンマ特性と同等の輝度特性になるような10bit幅の輝度データS3に変換する。変換テーブルの特性は2.2乗の特性、例えば図23のような特性を使用する。

【0180】

図20に示すように、輝度データ変換器4の出力である輝度データS3は、シフトレジスタ5に、出力される。シフトレジスタ5に送られた輝度データS3は、シフトクロックSCLKで順次シフト転送され、マトリクスパネル1のそれぞれの素子に対応した10bitの輝度データがシリアルパラレル変換され出力さ

れる。

【0181】

そして、ラッチ6はHD信号に同期したロード信号LDの立ち上がりでシリアルパラレル変換された輝度データをラッチし、次のロード信号LDが入力されるまでデータを保持し、出力する。

【0182】

前記輝度データと同期したシフトクロックSCLKを供給する転送クロック供給回路は不図示ではあるが、例えばデータサンプリングクロックDCLKをPLL等で三倍倍して作るとよい。シフトクロックSCLKは、データを転送するクロックであるので転送クロックとも呼ばれる。上述したように、転送クロックはデータサンプリングクロックDCLKと同期して生成されると好適であり、周波数変調を行った変調クロックPCLKとは異なるものである。

【0183】

ロード信号LDの時刻を基準とし、駆動回路7は変調クロック(PCLK)に同期して輝度データにより決まる変調信号を列配線X1～X3840に出力し、マトリクスパネル1を駆動する。図21においてVX1(3)、VX2(1023)の括弧内の数字は輝度データの一例を示している。

【0184】

走査ドライバ8は、走査開始時刻を決める信号、つまり、図21の入力画像信号の垂直同期信号VDに同期した信号YSTを、HDに同期して順次転送することによって行配線を駆動する。そして、順次行配線を走査し、画像を形成する。

【0185】

本実施形態において、走査ドライバ8は、HDに同期して、1番目(Y1)から720番目(Y720)までの行配線を、選択電圧-Vss(例えば-7.5V)で順次駆動する。この時、走査ドライバ8は、選択していない他の行配線の電圧を非選択電圧0V～+8.5Vから選択される値に保持して駆動する(VY1, VY2参照)。

【0186】

走査ドライバ8が選択した行配線で、かつ、駆動回路7が変調信号(駆動信号

) を出力した列の冷陰極素子1001には、 I_e がそれに応じて流れる。一方、駆動回路7が駆動信号を出力しない列配線に対応する素子には素子電流 I_f が流れず、放出電流 I_e も流れないので、この素子に対応する画素は発光しない。そして、走査ドライバ8は、HDに同期して1番目から720番目までの行配線を選択電圧で順次駆動し、駆動回路7は、輝度データに対応する駆動信号S17で、対応する列配線を駆動し、画像を形成する。

【0187】

また、走査ドライバ8は、輝度を向上させるために、同時に2本以上の行配線を選択するように動作することも好ましいものである。

【0188】

次に、変調用基準電圧について説明する。変調用基準電圧（V1、V2、V3、V4、GND）は図24に示すように設定した。すなわち、 $+V_{ss} + V_4$ の電圧により放出される放出電流に比べ、 $3/4$ の放出電流になるよう、V3を決定する。同様に、 $2/4$ の放出電流になるよう、V2を決定する。同様に、 $1/4$ の放出電流になるよう、V1を決定する。このようにすれば、図19の変調信号波形（駆動波形）において、輝度データに対して輝度がほぼリニアな特性を得ることができる。

【0189】

実際の変調クロック（PCLK）は以下のように決定した。

【0190】

1フレームの時間にブランкиング期間も含め750水平期間があり、その時間で各行配線を順次選択する。行配線の切り替えに必要な時間を水平期間の10%と決めると、変調信号の最大の時間は水平期間の90%となる。そして、図19の変調信号波形では1023階調の輝度のデータを変調するためには、259クロックのPCLK数が必要である。

【0191】

実際の変調クロック（PCLK）の周波数（fPCLK）は、

【数33】

$$f_{PCLK} = 60 \times 750 \times 259 / 0.9 = 13 \text{ MHz} \quad \cdots \text{式28)$$

となる。

【0192】

変調クロック (PCLK) を変調しない場合にEMIの計測を行った結果、ベースレベルに対して、PCLKの高調波は100MHzから500MHzの周波数で、10から20dBほど大きく観測された。

【0193】

本実施形態では、PCLKを電圧制御発振器で作成し、電圧制御発振器の制御電圧をHD信号で同期した三角波とした。電圧制御発振器の中心周波数約13.65MHzとし、周波数偏移を3%となるように決定した。そして水平期間の90%におけるPCLK数が259クロックになるようにした。その結果、8次高調波である104MHzの高調波を、14dB下げる事ができた。そして、ほぼベースレベル程度に低減する事ができた。

【0194】

図25に変調クロック (PCLK) 生成部40の構成の一例を、図26に電圧制御発振器46が outputするPCLKの周波数の一例を示した。

【0195】

図25において、45は三角波発生器、46は電圧制御発振器 (VCO) であり、三角波発生器45の周期は図26に示すように、ほぼHD信号の周期を持つように設計した。具体的には、水晶発振子を用いた発振器とカウンタおよびD/Aコンバータ等で実現できる。水晶発振子による発振周波数は、(入力画像信号に同期した) HD信号にフェーズロック等をおこなわざに発振させると低コストで実現できる。電圧制御発振器46は三角波発生器45の出力電位に従った周波数(周期)の変調クロック (PCLK) を出力する。

【0196】

変調クロック (PCLK) がHD信号と同期していないので、次の行選択時間において、わずかながら同じPCLK数に対して周期が異なる。しかしながら第

一の実施形態で示した隣接間の許容値によれば、十分小さな値となり、画質の劣化はほとんど無かった。

【0197】

ここでは、三角波発生器45によって形成された三角波を電圧制御発振器46に入力しているが、電圧制御発振器46に入力される電位波形は、第四の実施形態に示したように、周期の微分値が連続しないPCLK数の点が存在しないように、三角波よりはサイン波のような形状が望ましい。

【0198】

また、変調クロック（PCLK）を変調しない場合のEMIは、筐体や、マトリクスピネルの定数（サイズや、配線間容量等）により変化する。そのため、必要な周波数偏移は実際の不要輻射の大きさによって決定すればよい。周波数偏移が少なくとも良い場合には第一の実施形態、第二の実施形態、第三の実施形態等が有効であり、EMIが大きく、周波数偏移を多くする必要がある場合は、第六の実施形態で示した形態が有効である。

【0199】

本発明によって、従来、高コストなフェライトコアや低抵抗な透明板などを用いることなくEMI対策を行うことができた。例えば、VCCIクラスB規格等をクリアするための構成を安価に実現できた。

【0200】

以上説明したように、周波数変調されたPCLKを基に変調信号波形を第七の実施形態と同様に決定することにより、画質劣化無しに不要輻射を低減することができた。

【0201】

【発明の効果】

本発明の構成によって、高画質を維持しながら、パルス幅変調をおこなう変調クロックが周波数変調されていることによって、表示パネルからの不要輻射を低減することができる。従って、不要輻射の低減のために従来必要であった、画像表示装置における光学特性を犠牲としない電気伝導度の高い部材、および、変調器の出力と変調配線の間に付加する、高調波成分を除去するためのフェライトコ

アなどの部材が不要となる。こうして、本発明によって、不要輻射の低減をローコストで実現することができる。

【図面の簡単な説明】

【図 1】

本発明の第一の実施形態を示す図である。

【図 2】

パルス幅変調信号波形と変調クロック（PCLK）の一例を示す図である。

【図 3】

輝度データに対する輝度の特性を示す図である。

【図 4】

従来の駆動方法で駆動した場合に、EMIを計測した結果の模式的な図である。

【図 5】

図5a)は源クロックと源クロックでパルス幅変調した場合の変調信号波形を示す図であり、図5b)は周波数変調された変調クロック（PCLK）とPCLKでパルス幅変調した場合のm行、m+1行の変調信号波形を示す図である。

【図 6】

PCLKの周期を直線的にスイープした場合のPCLKの周期を示す図である。

【図 7】

図7a)は源クロックでパルス幅変調した場合の変調信号波形を示す図であり、図7b)は変調クロック（PCLK）でパルス幅変調した場合の変調信号波形を示す図である。

【図 8】

PCLKの周期を直線的にスイープした場合のPCLKの周期と源クロックの周期を示す図である。

【図 9】

ガンマ補正されている画像信号の隣接するデータの輝度差を示す図である。

【図 10】

PCLK生成部の構成を示す図である。

【図11】

電圧制御発振器に入力される電位を示すグラフである。

【図12】

図12a)～c)はHD信号に同期して周波数変調したPCLKの周期の一例を示す図である。

【図13】

図13a)は源クロックと源クロックでパルス幅変調した場合の変調信号波形を示す図であり、図13b)は奇数・偶数フレームのPCLKでパルス幅変調した場合の変調信号波形を示す図である。

【図14】

本発明の第六の実施形態によるマトリクスパネルの駆動装置を説明するための構成図である。

【図15】

第六の実施形態におけるPCLKの特性を示す図である。

【図16】

第六の実施形態におけるPCLKの特性を打ち消す階調変換器の特性を示すグラフである。

【図17】

本発明に用いられるPCLKの一例を示す図である。

【図18】

本発明に用いられるPCLKの一例を示す図である。

【図19】

本発明の実施例におけるPCLKの一例を示す図である。

【図20】

本発明の実施例によるマトリクスパネルの駆動装置を説明するための構成図である。

【図21】

本発明の実施例によるマトリクスパネルの駆動装置を説明するためのタイミン

グ図である。

【図22】

本発明で用いた表面伝導型電子放出素子の素子電圧 V_f と素子電流 I_f 、放出電流 I_e の関係の一例を示すグラフである。

【図23】

本発明の実施例によるマトリクスパネルの駆動装置の輝度データ変換器の特性を説明するためのグラフである。

【図24】

変調用基準電圧の設定値を説明するためのグラフである。

【図25】

本発明の実施例によるマトリクスパネルの駆動装置のPCLK生成部を説明するための構成図である。

【図26】

本発明の実施例によるマトリクスパネルの駆動装置のPCLKの周波数を示すグラフである。

【符号の説明】


- 1 マトリクスパネル
- 2 アナログディジタル変換器
- 3 データ並び替え部
- 4 輝度データ変換器
- 5 シフトレジスタ
- 6 ラッチ回路
- 7 列駆動回路
- 8 行選択回路（走査ドライバ）
- 9 変調器
- 10 タイミング制御部
- 17 電源回路
- 40 PCLK生成部
- 41 発振器

4 2 発振器
4 3 加算器
4 4 電圧制御発振器
4 5 三角波発生器
4 6 電圧制御発振器
8 1 走査信号発生部
8 2 スイッチ手段
1 0 0 制御回路
1 0 0 1 画素（冷陰極素子）
1 0 0 2 列配線
1 0 0 3 行配線


【書類名】

図面


【図 1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】






【図10】




【図 11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図 21】




【図22】




【図23】




【図24】



【図25】



【図26】



【書類名】 要約書

【要約】

【課題】 T V 画像のような階調をもつ画像を、変調クロックに基づいて、少なくとも変調信号のパルス幅を決定する変調器を持ち、画質劣化なしに、不要輻射の低減を行う表示パネルの駆動制御装置及び駆動制御方法を提供する。

【解決手段】 P C L K 生成部 4 0 において変調クロック P C L K を生成する。生成された変調クロックは、表示パネル 1 の列配線 1 0 0 2 に変調信号を供給する駆動回路 7 に供給される。変調クロックには、その高調波スペクトルが拡散するように、周波数変調が施されている。この周波数変調は、隣接する行配線に対応する変調クロックによって得られる任意の輝度データに対する 1 フレーム内における輝度又は 2 フレーム以上の平均輝度が、輝度データによって決定される許容値以下となる条件を満足するように行われる。

【選択図】 図 1

特願 2003-139501

出願人履歴情報

識別番号 [000001007]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都大田区下丸子3丁目30番2号
氏 名 キヤノン株式会社